单片机英文参考文献 我要的是书名 作者 出版社

单片机英文参考文献

第1章：5-单片机外语文学的外语翻译英语文学

介绍

(原文来源：http:)

描述

是一款低压、高性能的单片机，具有4K字节的可擦写程序存储器()。和128字节访问数据存储器(RAM)。该装置采用公司高密度、不易丢失的存储技术生产，可与MCS-51系列单片机兼容。芯片包含8位CPU和闪存单元，功能强大的单片机可应用于控制领域。

功能性能

提供以下功能标准：4K字节闪存、128字节随机存取数据存储器、32个I/O端口、两个16位定时器/计数器、5矢量两级中断结构、串行通信端口、片内振荡器和时钟电路。此外，还可以执行0HZ静态逻辑运算，支持两种软件的省电模式。空闲模式停止CPU的工作，可以允许随机访问数据存储器、定时器/计数器、串行通信端口和中断系统继续工作。掉电模式保存随机存取数据存储器的内容，但振荡器停止工作，并禁止所有其他组件工作，直到下一次复位。

Pin描述

VCC:电源电压GND:接地P0端口：

P0端口是一组开漏的8位双向I/O端口，即地址/数据总线复用端口。作为输出端口，每个引脚可以驱动八个TTL电路。当“1”写入端口P0时，每个引脚都可以用作高阻抗输入端。P0端口也可以在访问外部数据存储器或程序存储器时切换地址和数据总线复用，此时激活内部上拉电阻。P0端口在闪烁编程时接收指令，在程序验证时输出指令，需要电阻。

沈阳航空工业学院电子工程系毕业设计(外语翻译)

P1港：

P1端口是一个带内部上拉电阻的8位双向I/O端口，P1的输出缓冲级可以驱动4个TTL电路。在端口上写“1”，通过内阻将端口拉至高电平，此时可以作为输入端口。由于内部电阻，当引脚被外部信号下拉时，它会输出电流。在闪存编程和程序验证期间，P1端口接收较低的8位地址。

P2港：

P2端口是一个内置上拉电阻的8位双向I/O端口，P2的输出缓冲级可以驱动4个TTL电路。在端口上写“1”，通过内阻把端口拉到高电平。此时，它可以用作输入端口。由于内部电阻，当引脚被外部信号下拉时，它会输出电流。当使用16位地址访问外部程序存储器或外部数据存储器时，P2端口发送高8位地址数据。当使用8位地址访问外部数据存储器时，P2端口线路上的内容在整个操作过程中不会改变。在闪存编程或验证期间，P2端口接收高阶地址和其他控制信号。

P3港：

P3端口是一组带内部电阻的8位双向I/O端口，P3端口的输出缓冲器可以驱动4个TTL电路。当P3端口被写为“1”时，当它们被内部电阻拉至高电平并可用作输入端时，被外部下拉的P3端口将使用电阻输出电流。

除了作为一般的输入/输出端口，P3端口更重要的用途是它的第二个功能，如下表所示：

P3-2-

RST:

重置输入。当振荡器工作时，RET引脚的高电平超过两个机器周期将复位单片机。

ALE/PROG:

当访问外部程序存储器或数据存储器时，ALE输出脉冲用于锁存地址的低8位。即使不访问外部存储器，ALE也以时钟振荡频率的1/16输出固定的正脉冲信号，因此它可以输出时钟或用于计时目的。应当注意，当访问外部数据存储器时跳过ALE脉冲时，该引脚也用于在对闪存编程时输入编程脉冲。如有必要，可对特殊寄存器区8EH单元的D0位置禁止ALE操作。在此职位后，仅适用一个MOVX和MOVC指令ALE。此外，该引脚会被轻微拉高，因此当单片机执行外部程序时，ALE应被设置为无效。

：

程序存储器的允许输出是外部程序存储器的读选通信号。当AT89C51从外部程序存储器读取指令时，PSEN在每个机器周期内有效两次，即输出两个脉冲。在此期间，当访问外部数据存储器时，这两个有效的PSEN信号不会出现。

东亚/VPP:

允许外部访问。为了让CPU只访问外部程序内存，EA终端必须保持低电平。应该注意的是，如果加密位LBI被编程，在复位期间，加密位终端状态将被内部锁存。如果EA终端处于高电平，CPU会执行内部程序内存中的指令。当闪存被编程时，12V的编程允许电压VPP被施加到该引脚。当然，该设备必须使用12 V的编程电压VPP.

XTAL1:振荡器反相放大器和内部时钟发生器的输入端。XTAL2:振荡器反相放大器的输出端。

时钟振荡器

AT89C51中有一个高增益反相放大器，用来构成内部振荡器。引脚XTAL1和XTAL2分别是放大器的输入和输出。该放大器与作为反馈元件的片外应时晶体或陶瓷谐振器一起形成自然振荡器。外部应时晶体和电容器C1和C2连接在放大器的反馈回路中，形成并联振荡电路。虽然C1和C2对外部电容没有严格要求，

沈阳航空工业学院电子工程系毕业设计(外语翻译)

电容会稍微影响振荡频率，振荡器的稳定性，启动振动的难度，温度的稳定性。如果使用应时晶体，电容推荐30PF 10PF，陶瓷振荡器推荐40PF 10PF。用户也可以使用外部时钟。带外部时钟的电路如图所示。在这种情况下，外部时钟脉冲

接到XTAL1端，即内部时钟发生器的输入端，XTAL2则悬空。由于外部时钟信号是通过一个2分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。

内部振荡电路外部振荡电路

闲散节电模式

AT89C51有两种可用软件编程的省电模式，它们是闲散模式和掉电工作模式。这两种方式是控制专用寄存器PCON中的PD和IDL位来实现的。PD是掉电模式，当PD=1时，激活掉电工作模式，单片机进入掉电工作状态。IDL是闲散等待方式，当IDL=1，激活闲散工作状态，单片机进入睡眠状态。如需要同时进入两种工作模式，即PD和IDL同时为1，则先激活掉电模式。在闲散工作模式状态，中央处理器CPU保持睡眠状态，而所有片内的外设仍保持激活状态，这种方式由软件产生。此时，片内随机存取数据存储器和所有特殊功能寄存器的内容保持不变。闲散模式可由任何允许的中断请求或硬件复位终止。终止闲散工作模式的方法有两种，一是任何一条被允许中断的事件被激活，IDL被硬件清除，即刻终止闲散工作模式。程序会首先影响中断，进入中断服务程序，执行完中断服务程序，并紧随RETI指令后，下一条要执行

-4-

的指令就是使单片机进入闲散工作模式，那条指令后面的一条指令。二是通过硬件复位也可将闲散工作模式终止。需要注意的是：当由硬件复位来终止闲散工作模式时，中央处理器CPU通常是从激活空闲模式那条指令的下一条开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期有效，在这种情况下，内部禁止中央处理器CPU访问片内RAM，而允许访问其他端口，为了避免可能对端口产生的意外写入：激活闲散模式的那条指令后面的一条指令不应是一条对端口或外部存储器的写入指令。

掉电模式

在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内RAM和特殊功能寄存器的内容在中指掉电模式前被冻结。退出掉电模式的唯一方法是硬件复位，复位后将从新定义全部特殊功能寄存器但不改变RAM中的内容，在VCC恢复到正常工作电平前，复位应无效切必须保持一定时间以使振荡器从新启动并稳定工作。

闲散和掉电模式外部引脚状态。

程序存储器的加密

AT89C51可使用对芯片上的三个加密位LB1，LB2，LB3进行编程（P）或不编程（U）得到如下表所示的功能：

篇二：单片机毕业参考英文文献及翻译

附录：英文技术资料翻译

英文原文：

StructureandfunctionoftheMCS-51series

StructureandfunctionoftheMCS-51seriesone-chipcomputerMCS-51isanameofapieceofone-chipcomputerserieswhichIntelCompanyproduces.Thiscompanyintroduced8top-gradeone-chipcomputersofMCS-51seriesin1980afterintroducing8one-chipcomputersofMCS-48seriesin1976.Itbelongtoalotofkindsthislineofone-chipcomputerthechipshave,suchas8051,8031,8751,80C51BH,80C31BH,etc.,theirbasiccomposition,basicperformanceandinstructionsystemareallthesame.8051dailyrepresentatives-51serialone-chipcomputers.

Anone-chipcomputersystemismadeupofseveralfollowingparts:(1)Onemicroprocessorof8(CPU).(2)AtslicedatamemoryRAM(128B/256B),itusenotdeposittingnotcanreading/datathatwrite,suchasresultnotmiddleofoperation,finalresultanddatawantedtoshow,etc.(3)ProcedurememoryROM/EPROM(4KB/8KB),isusedtopreservetheprocedure,someinitialdataandforminslice.ButdoesnottakeROM/EPROMwithinsomeone-chipcomputers,suchas8031,8032,80C,etc..(4)Four8runsidebysideI/OinterfaceP0fourP3,eachmouthcanuseasintroduction,mayuseasexportingtoo.(5)Twotimer/counter,eachtimer/countermaysetupandcountintheway,usedtocounttotheexternalincident,cansetupintoatimingwaytoo,andcanaccordingtocountorresultoftimingrealizethecontrolofthecomputer.(6)Fivecutoffcuttingoffthecontrolsystemofthesource.(7)OneallduplexingserialI/OmouthofUART(universalasynchronousreceiver/transmitter(UART)),isitrealizeone-chipcomputerorone-chipcomputerandserialcommunicationofcomputertousefor.(8)Stretchoscillatorandclockproducecircuit,quartzcrystalfinelytuneelectriccapacityneedouter.Allowoscillationfrequencyas12megahertasnowatmost.Everytheabove-mentionedpartwasjoinedthroughtheinsidedatabus.Among

them,CPUisacoreoftheone-chipcomputer,itisthecontrolofthecomputerandcommandcentre,madeupofsuchpartsasarithmeticunitandcontroller,etc..Thearithmeticunitcancarryon8personsofarithmeticoperationandunitALUoflogicoperationwhileincludingone,the1storingdevicetemporariliesof8,storingdevice2temporarily,8saccumulationdeviceACC,registerBandprocedurestateregisterPSW,etc.PersonwhoaccumulateACCcountby2inputendsenteredofcheckingetc.temporarilyasoneoperationoften,comefrompersonwhostore1operationisitisitmakeoperationtogoontocounttemporarily,operationresultandloopbackACCwithanotherone.Inaddition,ACCisoftenregardedasthetransferstationofdatatransmissionon8051inside.Thesameasgeneralmicroprocessor,itisthebusiestregister.HelprememberingthatagreeingwithAexpressesintheorder.Thecontrollerincludestheprocedurecounter,theorderisdepositted,theorderdecipher,theoscillatorandtimingcircuit,etc.Theprocedurecounterismadeupofcounterof8fortwo,amountsto16.Itisabyteaddresscounteroftheprocedureinfact,thecontentisthenextIAthatwillcarriedoutinPC.Thecontentwhichchangesitcanchangethedirectionthattheprocedurecarriesout.Shakethecircuitin8051one-chipcomputers,onlyneedouterquartzcrystalandfrequencytofinelytunetheelectriccapacity,itsfrequencyrangeisits12MHZof1.2MHZ.Thispulsesignal,as8051basicbeatsofworking,namelytheminimumunitoftime.8051isthesameasothercomputers,theworkinharmonyunderthecontrolofthebasicbeat,justlikeanorchestraaccordingtothebeatplaythatiscommanded.

ThereareROM(procedurememory,canonlyread)andRAMin8051slices(datamemory,canisitcanwrite)twotoread,theyhaveeachindependentmemoryaddressspace,disposewaytobethesamewithgeneralmemoryofcomputer.Procedure8051memoryand8751sliceprocedurememorycapacity4KB,addressbeginfrom0000H,usedforpreservingtheprocedureandformconstant.Data8051-87518031ofmemorydatamemory128B,addressfalse00FH,useformiddleresulttodepositoperation,thedataarestoredtemporarilyandthedataarebufferedet